发明创造名称：一种基于射频捷变收发器的软件无线电平台
外观设计名称：
决定号：193059
决定日：2019-10-22
委内编号：1F285129
优先权日：
申请（专利）号：201610297555.6
申请日：2016-05-06
复审请求人：厦门市合佳兴电子有限公司
无效请求人：
授权公告日：
审定公告日：
专利权人：
主审员：邢文飞
合议组组长：柴瑾
参审员：吕四化
国际分类号：H04B1/00；H04B1/38
外观设计分类号：
法律依据：专利法第22条第3款
决定要点：如果本申请权利要求所保护的技术方案与作为最接近现有技术的对比文件相比存在区别特征，而其区别特征部分被另外一篇对比文件公开、部分属于所属技术领域的公知常识，且另外一篇对比文件中给出了改进的技术启示，则对本领域技术人员而言，在上述对比文件的基础上得到本申请权利要求的技术方案是显而易见的，因此不具备创造性。
全文：
本复审请求涉及申请号为201610297555.6，名称为“一种基于射频捷变收发器的软件无线电平台”的发明专利申请（下称本申请）。申请人为厦门市合佳兴电子有限公司。本申请的申请日为2016年05月06日，公开日为2016年08月24日。
经实质审查，国家知识产权局原审查部门于2019年03月05日发出驳回决定，驳回了本申请，其理由是：权利要求1-8相对于对比文件1（CN102968649A，公开日为2013年03月13日）、对比文件2（CN105227203A，公开日为2016年01月06日）和本领域惯用手段的结合不符合专利法第22条第3款创造性的规定。驳回决定所依据的文本为：2018年11月20日提交的权利要求第1 -8项，申请日2016年05月06日提交的说明书第1-8页、说明书附图第1-4页、说明书摘要和摘要附图。驳回决定所针对的权利要求书内容如下：
“1.一种基于射频捷变收发器的软件无线电平台，该平台包括射频部分、数字信号处理模块、主控单元、时钟模块和电源模块，其特征在于：所述射频部分包括第一射频收发器和第二射频收发器，所述第一射频收发器和第二射频收发器用于完成1T1R或者2T2R通道的射频及中频处理，提供零中频的数据流给所述数字信号处理模块，所述第一射频收发器和第二射频收发器均通过数字接口与所述数字信号处理模块连接，所述数字信号处理模块与所述主控单元双向连接，所述第一射频收发器设有第一输入端和第一输出端，所述第二射频收发器设有第二输入端和第二输出端，所述第一射频收发器和第二射频收发器构成两收两发的架构，所述第一射频收发器和第二射频收发器分别连接有稳压器，所述时钟模块与所述第一射频收发器、所述第二射频收发器和所述数字信号处理模块相连，用以提供本地振荡，进行时钟同步，所述第二输入端和第一输出端传输信号的缺省频率为2.14GHz±30MHz，所述第一输入端和第二输出端传输信号的缺省频率为1.95GHz±30MHz。
2.根据权利要求1所述的一种基于射频捷变收发器的软件无线电平台，其特征在于，所述第一射频收发器和第二射频收发器均选用ADI公司的AD936X系列或AD937X系列的射频捷变收发器或Lime公司的LMS7002射频收发器或MAXIM公司的MAX5280/5281系列射频收发器。
3.根据权利要求1所述的一种基于射频捷变收发器的软件无线电平台，其特征在于，所述数字信号处理模块采用Altera公司的FPGA或Xlinx公司的FPGA或Lattice公司的FPGA，所述FPGA连接有闪存FLASH和加密芯片。
4.根据权利要求3所述的一种基于射频捷变收发器的软件无线电平台，其特征在于，所述加密芯片选用DALLAS公司的DS28E01，所述DS28E01加密芯片采用1-wire总线串行传送数据，节省所述FPGA的I/O管脚占用。
5.根据权利要求1所述的一种基于射频捷变收发器的软件无线电平台，其特征在于，所述主控单元选用意法半导体公司的STM32系列通用微控单元。
6.根据权利要求1所述的一种基于射频捷变收发器的软件无线电平台，其特征在于，所述时钟模块为低抖动多路时钟发生器电路。
7.根据权利要求1所述的一种基于射频捷变收发器的软件无线电平台，其特征在于，所述稳压器选用高电源抑制比和低噪声的低压差线性稳压器。
8.根据权利要求1所述的一种基于射频捷变收发器的软件无线电平台，其特征在于，所述电源模块为DC/DC转换器。”
申请人（下称复审请求人）对上述驳回决定不服，于2019年06月03日向国家知识产权局提出了复审请求，同时修改了权利要求书，将从属权利要求2的附加技术特征补充到独立权利要求1中，删除了权利要求2，并对从属权利要求3 -8进行了重新编号。复审请求人认为：对比文件1和对比文件2公开的射频识别系统及射频终端，采用的结构均为分立的LNA、Mixer、VGA、ADC/DAC、IQ调制器和射频频综等芯片组成射频收发链路，由于是零中频架构，存在本振泄露和实部虚部不平衡导致的镜像泄露，这部分的性能劣于分立芯片组成的射频收发链路，限制了射频捷变收发器在通信领域的大规模应用。
经形式审查合格，国家知识产权局于2019年06月12日依法受理了该复审请求，并将其转送至原审查部门进行前置审查。
原审查部门在前置审查意见书中坚持驳回决定。
随后，国家知识产权局成立合议组对本案进行审理。
合议组于2019年08月27 日向复审请求人发出复审通知书，其所针对的审查文本是：2019年06月03日提交的权利要求第1 -7项，申请日2016年05月06日提交的说明书第1-8页、说明书附图第1-4页、说明书摘要和摘要附图。该复审通知书引用驳回决定中的对比文件1和对比文件2，指出：权利要求1-7项相对于对比文件1、对比文件2和本领域惯用手段的结合不符合专利法第22条第3款创造性的规定。并针对复审请求人的意见陈述进行了答复。
复审请求人于2019年09月23日提交了意见陈述书，并提交了权利要求书的修改替换页，将权利要求6的附加技术特征并入到权利要求1中，并删除了权利要求6，同时对其余权利要求进行了重新编号。复审请求人认为：权利要求1相对于对比文件1的区别特征为“所述第一射频收发器设有第一输入端和第一输出端，所述第二射频收发器设有第二输入端和第二输出端，所述第一射频收发器和第二射频收发器构成两收两发的架构，所述第一射频收发器和第二射频收发器分别连接有高电源抑制比和低噪声的低压差线性稳压器”， 而对比文件2并未给出将该区别特征应用于对比文件1解决技术问题的启示，并且权利要求1的技术方案具有分立器件较少，功耗极低，覆盖频段广，射频性能优异的有益效果，因此，权利要求1的技术方案相对于对比文件1和2具备创造性。修改后的权利要求书内容如下：
“1.一种基于射频捷变收发器的软件无线电平台，该平台包括射频部分、数字信号处理模块、主控单元、时钟模块和电源模块，其特征在于：所述射频部分包括第一射频收发器和第二射频收发器，所述第一射频收发器和第二射频收发器均选用ADI公司的AD936X系列或AD937X系列的射频捷变收发器或Lime公司的LMS7002射频收发器或MAXIM公司的MAX5280/5281系列射频收发器，所述第一射频收发器和第二射频收发器用于完成1T1R或者2T2R通道的射频及中频处理，提供零中频的数据流给所述数字信号处理模块，所述第一射频收发器和第二射频收发器均通过数字接口与所述数字信号处理模块连接，所述数字信号处理模块与所述主控单元双向连接，所述第一射频收发器设有第一输入端和第一输出端，所述第二射频收发器设有第二输入端和第二输出端，所述第一射频收发器和第二射频收发器构成两收两发的架构，所述第一射频收发器和第二射频收发器分别连接有高电源抑制比和低噪声的低压差线性稳压器，所述时钟模块与所述第一射频收发器、所述第二射频收发器和所述数字信号处理模块相连，用以提供本地振荡，进行时钟同步，所述第二输入端和第一输出端传输信号的缺省频率为2.14GHz±30MHz，所述第一输入端和第二输出端传输信号的缺省频率为1.95GHz±30MHz。
2.根据权利要求1所述的一种基于射频捷变收发器的软件无线电平台，其特征在于，所述数字信号处理模块采用Altera公司的FPGA或Xlinx公司的FPGA或Lattice公司的FPGA，所述FPGA连接有闪存FLASH和加密芯片。
3.根据权利要求2所述的一种基于射频捷变收发器的软件无线电平台，其特征在于，所述加密芯片选用DALLAS公司的DS28E01，所述DS28E01加密芯片采用1-wire总线串行传送数据，节省所述FPGA的I/O管脚占用。
4.根据权利要求1所述的一种基于射频捷变收发器的软件无线电平台，其特征在于，所述主控单元选用意法半导体公司的STM32系列通用微控单元。
5.根据权利要求1所述的一种基于射频捷变收发器的软件无线电平台，其特征在于，所述时钟模块为低抖动多路时钟发生器电路。
6.根据权利要求1所述的一种基于射频捷变收发器的软件无线电平台，其特征在于，所述电源模块为DC/DC转换器。”
在上述程序的基础上，合议组认为本案事实已经清楚，可以作出审查决定。
二、决定的理由
审查文本的认定
复审请求人于2019年09月23日提交了权利要求书的全文修改替换页，经审查，权利要求书中的修改之处符合专利法第33条的规定。本复审请求审查决定所依据的文本为：2019年09月23日提交的权利要求第1 -6项，申请日2016年05月06日提交的说明书第1-8页、说明书附图第1-4页、说明书摘要和摘要附图。
具体理由的阐述
专利法第22条第3款规定：创造性，是指与现有技术相比，该发明具有突出的实质性特点和显著的进步，该实用新型具有实质性特点和进步。
本复审决定书所引用的对比文件与驳回决定和复审通知书中引用的对比文件相同，即：对比文件1，CN102968649A，公开日为2013年03月13日；对比文件2，CN105227203A，公开日为2016年01月06日。
2.1权利要求1请求保护一种基于射频捷变收发器的软件无线电平台。对比文件1公开一种基于开放式软件无线电平台的射频识别系统，并具体公开了（参见说明书第0006段、0016-0023段，图1）：
对比文件1的0006段公开了：本发明一种基于开放式软件无线电平台的射频识别系统。
对比文件1的0016-0017段公开了：如图1所示，是本发明的一种具体实施方式原理框图，由开放式物理层处理模块1、后台处理机2和开放式硬件接口3组成；开放式物理层处理模块1包括基带处理模块101（相当于权利要求1中的数字信号处理模块）、AD/DA模块102、多套射频收发模块103（AD/DA模块、射频收发模块构成的整体相当于权利要求1中的射频部分）和时钟模块104；从图1中可以看出开放式物理层处理模块1还包括USB控制器（相当于主控单元）和电源供给（相当于权利要求1中的电源模块）；
对比文件1的0018段、0020段公开了：基带处理模块101为一片高性能FPGA，从输入的中频数字信号中提取所需的窄带信号，并将数据速率降低以便数据能通过开放式硬件接口传到后台处理机上。在实时信号处理中，底层的数据处理量较大，对处理速度要求较高，同时中频处理后的信号带宽达到几十MHz，因此具有高速强大处理能力的FPGA是进行软件无线电基带处理的理想器件，射频收发模块103分为接收机部分和发射机部分，完成射频识别信号的调制，将查询信号发射到空间中。从对比文件1的上述内容可以看出，输入基带处理模块101的是中频数字信号，因此射频收发器进行了中频处理，因此对比文件1公开了的上述内容相当于权利要求1的特征于所述第一射频收发器用于完成射频及中频处理，提供零中频的数据流给所述数字信号处理模块。
同时参见图1可知，AD/DA模块102通过数字接口与基带处理模块101连接，因此对比文件1公开的内容就相当于权利要求1的特征所述第一射频收发器通过数字接口与所述数字信号处理模块连接。
同时参见图1可知：基带处理模块101与USB控制器双向连接，因此对比文件1公开的内容就相当于权利要求1的特征所述数字信号处理模块与所述主控单元双向连接。
对比文件1的0020-0021段公开了：射频收发模块103分为接收机部分和发射机部分；时钟模块104使用温度补偿型石英晶振产生时钟信号，并通过时钟总线送至基带处理模块和射频收发模块。时钟模块104通过时钟总线送至基带处理模块和射频收发模块，就相当于权利要求1的特征所述时钟模块与所述第一射频收发器和所述数字信号处理模块相连，用以提供本地振荡，进行时钟同步。
该权利要求与对比文件1相比，区别特征在于：所述射频部分还包括第二射频收发器，且第一射频收发器和第二射频收发器均选用ADI公司的AD936X系列或AD937X系列的射频捷变收发器或Lime公司的LMS7002射频收发器或MAXIM公司的MAX5280/5281系列射频收发器，第二射频收发器也通过数字接口与所述数字信号处理模块连接，所述第二射频收发器设有第二输入端和第二输出端，具体采用1T1R或者2T2R通道，所述第一射频收发器和第二射频收发器构成两收两发的架构，所述第一射频收发器和第二射频收发器分别连接有稳压器，所述第二输入端和第一输出端传输信号的缺省频率为2.14GHz±30MHz，所述第一输入端和第二输出端传输信号的缺省频率为1.95GHz±30MHz；第一射频收发器和第二射频收发器分别连接有高电源抑制比和低噪声的低压差线性稳压器。而基于相应的功能，对比文件1中的AD9963和多套射频收发模块的结合对应于权利要求1中的射频收发器，其多套射频收发模块直接连接于一片AD9963上，AD9963再连接至基带处理模块101，对比文件1中的多套射频收发模块不同于权利要求1中通过数字接口直接与数字信号处理模块连接的射频收发器。基于该区别特征该权利要求保护的技术方案实际解决的技术问题是：如何扩展更多的射频部分并使其电压稳定，如何确定传输信号的缺省频率，以及具体选取何种芯片完成射频收发功能。
对比文件2公开一种机载中射频数据终端，并具体公开了（参见说明书第0038-0056段，图1-2）：射频收发模块101与基带处理模块102连接，用于接收基带处理模块102传输来的基带数据，并将基带数据进行变频和发射，该射频收发模块101采用了3片零中频架构捷变收发器AD9361，该捷变收发器集成了12位ADC和DAC的2*2的射频收发器，每一片捷变收发器拥有独立的接收通道和发射通道，形成多收多发的架构；如图2所示，DC-DC和LDO电源芯片为射频收发模块提供电源。上述特征在对比文件2所起的作用与该区别特征在该权利要求所起的作用相同，都是确定射频收发器的芯片，使得选取的芯片具有高集成度、低功耗等良好性能，以及设置第二射频收发器和稳压器，以扩展更多的射频部分并使其电压稳定。而除对比文件2公开的AD9361之外，ADI公司的其他AD936X系列或AD937X系列或Lime公司的LMS7002、或MAXIM公司的MAX5280/5281系列都是常用的射频收发器，这是本领域技术人员根据实际需要进行的一种常规选择，属于本领域的公知常识。另外，在射频端具体采用1T1R或者2T2R通道，并且构成两收两发的架构是本领域的惯用技术手段；使所述第二输入端和第一输出端传输信号的缺省频率为2.14GHz±30MHz，所述第一输入端和第二输出端传输信号的缺省频率为1.95GHz±30MHz是本领域的常规选择。此外，对比文件2中的LDO芯片就是低压差线性稳压器，其本身具有极低的噪声和较高的电源抑制比的特性，在此基础上在选择LDO时选用高电源抑制比和低噪声的LDO是本领域的常规选择。
因此，在对比文件1的基础上结合对比文件2和本领域的惯用技术手段，得出该权利要求所保护的技术方案对本领域技术人员来说是显而易见，因此该权利要求不具有突出的实质性特点和显著的进步，不具备专利法第22条第3款规定的创造性。
2.2从属权利要求2对权利要求1作进一步限定，对比文件1公开了（参见说明书第0016-0023段，图1）基带处理模块101采用Altera公司的FPGA。而除此之外，Xlinx公司的FPGA或Lattice公司的FPGA都是常用的FPGA，采用这些公司的FPGA是本领域的常规选择，并且FPGA常连接有闪存FLASH和加密芯片，这是本领域常用的技术手段，属于本领域的公知常识。因此当其引用的权利要求1不具备创造性时，该从属权利要求也不具备专利法第22条第3款规定的创造性。
2.3从属权利要求3对权利要求2作进一步限定，而具体地，使加密芯片选用DALLAS公司的DS28E01，所述DS28E01加密芯片采用1-wire总线串行传送数据，节省所述FPGA的I/O管脚占用是本领域的常规选择。因此当其引用的权利要求不具备创造性时，该从属权利要求也不具备专利法第22条第3款规定的创造性。
2.4从属权利要求4对权利要求1作进一步限定，对比文件2公开了（参见说明书第0038-0056段，图1-2）监控模块106由MCU来配置完成电压时序的控制，电流的监控通过MAX9938实现，这些监控信息最终都通过MCUC8051F550来传输至主控FPGA，其在对比文件2所起的作用与该区别特征在该权利要求所起的作用相同，都是确定主控单元的型号。而除此之外，意法半导体公司的STM32系列通用微控单元也是常用的主控单元，采用该系列型号是本领域的常规选择。因此当其引用的权利要求不具备创造性时，该从属权利要求也不具备专利法第22条第3款规定的创造性。
2.5从属权利要求5对权利要求1作进一步限定，而具体地，使时钟模块为低抖动多路时钟发生器电路是本领域的常规选择。因此当其引用的权利要求不具备创造性时，该从属权利要求也不具备专利法第22条第3款规定的创造性。
2.6从属权利要求6对权利要求1作进一步限定，对比文件2公开了（参见说明书第0038-0056段，图1-2）DC-DC。因此对比文件2公开了从属权利要求6的附加技术特征，当其引用的权利要求不具备创造性时，该从属权利要求也不具备专利法第22条第3款规定的创造性。
对复审请求人相关意见的评述
针对复审请求人的意见陈述，合议组认为：对于复审请求人在意见陈述书中指出的权利要求1与对比文件1的区别特征，在评述权利要求1的过程中已经进行了充分的阐述，在此不再赘述。因此合议组对复审请求人的意见陈述不予支持。
三、决定
维持国家知识产权局于2019年03月05日对本申请作出的驳回决定。
如对本复审请求审查决定不服，根据专利法第41条第2款的规定，复审请求人自收到本决定之日起三个月内向北京知识产权法院起诉。
郑重声明：本文版权归原作者所有，转载文章仅为传播更多信息之目的，如作者信息标记有误，请第一时间联系我们修改或删除，多谢。
