发明创造名称：具有PMOS存取晶体管的存储器电路
外观设计名称：
决定号：195210
决定日：2019-11-18
委内编号：1F263712
优先权日：2012-01-13
申请（专利）号：201310011520.8
申请日：2013-01-11
复审请求人：阿尔特拉公司
无效请求人：
授权公告日：
审定公告日：
专利权人：
主审员：刘佳
合议组组长：马驰
参审员：董方源
国际分类号：G11C16/06
外观设计分类号：
法律依据：专利法第26条第4款，专利法第33条，专利法第22条第3款
决定要点：如果一项权利要求要求保护的技术方案是所属技术领域的技术人员能够从说明书充分公开的内容中得到或概括得出的技术方案，那么该权利要求能够得到说明书的支持。
全文：
本复审请求涉及申请号为201310011520.8，名称为“具有PMOS存取晶体管的存储器电路”的发明专利申请（下称本申请）。申请人为阿尔特拉公司。本申请的申请日为2013年01月11日，优先权日为2012年01月13日，公开日为2013年07月17日。
经实质审查，国家知识产权局原审查部门于2018年07月09日发出驳回决定，以权利要求1-9、13-14不具备专利法第22条第3款规定的创造性为由驳回了本申请，其具体理由是：权利要求1与对比文件2（US2005/0207210A1，公开日为2005年09月22日）相比，区别为：（1）所述第一存取晶体管的管体耦合至电源电压；（2）逆向体偏压即RBB被施加于所述第一NMOS晶体管；（3）所述第一PMOS晶体管是厚栅氧化物晶体管即TGO晶体管；（4）所述偏压钳位晶体管将所述预充电电路与所述电源电压隔离。针对区别（1），对比文件3（US2011/0157964A1，公开日为2011年06月30日）公开了作为存取晶体管的PMOS晶体管221的背栅耦合至电源电压VDD，在此基础上，本领域技术人员容易想到将对比文件2中的PMOS存取晶体管的体区耦合至电源电压VDD；区别（2）和（4）属于本领域的惯用手段，区别（3）被对比文件5（US2009/0080236A1，公开日为2009年03月26日）公开，因此，权利要求1不具备创造性。从属权利要求2-9的附加技术特征或者被对比文件1（US2010/0296333A1，公开日为2010年11月25日）公开，或者被对比文件4（US6188628B1，公告日为2001年02月13日）公开，或者为本领域的惯用手段，因此，也不具备创造性。权利要求13与对比文件2相比，区别为：（1）利用偏压钳位晶体管将预充电电路与施加到PMOS存取晶体管的管体的电源电压隔离；（2）反相器中的第一PMOS晶体管是厚栅氧化物晶体管即TGO晶体管；（3）逆向体偏压即RBB被施加于所述第一NMOS晶体管。然而，区别（1）被对比文件3公开，区别（2）被对比文件5公开，区别（3）是本领域的惯用手段，因此不具备创造性。权利要求14的附加技术特征被对比文件2公开，因此也不具备创造性。并在驳回决定其他理由部分指出权利要求10-12相对于对比文件2、对比文件1、对比文件3、对比文件5和本领域惯用手段的结合不具备创造性。驳回决定所依据的文本为申请日2013年01月11日提交的说明书第[0001]-[0029]段，说明书附图图1-3以及说明书摘要，以及2018年03月01日提交的权利要求第1-14项。驳回决定所针对的权利要求书如下：
“1. 一种存储器电路，其包括：
存储器存储单元，其包括锁存器，其中所述锁存器包括反相器，并且其中所述反相器包括：
串联耦合至第一p沟道金属氧化物半导体晶体管即第一PMOS晶体管的第一n沟道金属氧化物半导体晶体管即第一NMOS晶体管，其中所述第一PMOS晶体管是厚栅氧化物晶体管即TGO晶体管，其中逆向体偏压即RBB被施加于所述第一NMOS晶体管，其中所述第一NMOS晶体管和所述第一PMOS晶体管在其各自的栅极端子处接收公共输入，并且其中所述存储器电路进一步包括：
耦合至所述存储器存储单元的第一存取晶体管，其中所述第一存取晶体管是PMOS晶体管，其中所述第一存取晶体管的管体耦合至电源电压；
耦合至所述存储器存储单元的偏压钳位晶体管；以及
耦合至所述偏压钳位晶体管的预充电电路，其中所述偏压钳位晶体管将所述预充电电路与所述电源电压隔离。
2. 根据权利要求1所述的存储器电路，其中所述第一存取晶体管是读取存取晶体管。
3. 根据权利要求2所述的存储器电路，其进一步包括：
第二存取晶体管，其中所述第二存取晶体管是PMOS晶体管，进一步地，其中所述第二存取晶体管是写入存取晶体管。
4. 根据权利要求3所述的存储器电路，其中所述写入存取晶体管耦合至数据线，进一步地，其中所述读取存取晶体管耦合至所述数据线。
5. 根据权利要求1所述的存储器电路，其中所述PMOS晶体管具有高阈值电压。
6. 根据权利要求1所述的存储器电路，其中所述反相器包括第一反相器，并且其中所述锁存器进一步包括：
耦合至所述第一反相器的第二反相器，
其中所述第一反相器和所述第二反相器的每一个都是互补金属氧化物半导体反相器即CMOS反相器，并且其中所述第二反相器包括串联耦合至第二PMOS晶体管的第二n沟道金属氧化物半导体晶体管即NMOS晶体管。
7. 一种包括权利要求1所述的存储器电路的可编程逻辑器件。
8. 一种包括可编程逻辑器件的数字系统，该可编程逻辑器件包括权利要求1所述的存储器电路。
9. 一种包括权利要求1所述的存储器电路的配置随机存取存储器即配置RAM。
10. 一种存储器电路，其包括：
锁存器，所述锁存器包括反相器，其中所述反相器包括串联耦合至第一p沟道金属氧化物半导体晶体管即PMOS晶体管的第一n沟道金属氧化物半导体晶体管即第一NMOS晶体管，其中所述反相器中的所述第一PMOS晶体管是厚栅氧化物晶体管即TGO晶体管；
耦合至所述锁存器的第一PMOS存取晶体管，其中电源电压被施加于所述第一PMOS存取晶体管的管体并且其中所述第一PMOS存取晶体管是读取存取晶体管；
耦合至所述锁存器的第二PMOS存取晶体管，其中所述第二PMOS存取晶体管是写入存取晶体管；
耦合至所述锁存器的偏压钳位晶体管；以及
耦合至所述偏压钳位晶体管的预充电电路，其中所述偏压钳位晶体管将所述预充电电路与所述电源电压隔离，其中逆向体偏压即RBB被施加于所述反相器中的所述第一NMOS晶体管，并且其中所述第一NMOS晶体管和所述第一PMOS晶体管在其各自的栅极端子处接收公共输入。
11. 根据权利要求10所述的存储器电路，其中所述反相器包括第一反相器，并且其中所述锁存器包括：
耦合至所述第一反相器的第二反相器，
其中所述第一反相器和所述第二反相器的每一个是互补金属氧化物半导体反相器即CMOS反相器，并且其中所述第二反相器包括串联耦合至第二PMOS晶体管的第二n沟道金属氧化物半导体晶体管即第二NMOS晶体管。
12. 根据权利要求10所述的存储器电路，其中所述第一PMOS存取晶体管的所述管体耦合至所述电源电压，并且所述第二PMOS存取晶体管的管体耦合至所述电源电压。
13. 一种方法，其包括：
利用p沟道金属氧化物半导体存取晶体管即PMOS存取晶体管提供数据线和存储器存储单元之间的存取，所述存储器存储单元包括锁存器，所述锁存器具有反相器，其中所述反相器包括串联耦合至第一p沟道金属氧化物半导体晶体管即第一PMOS晶体管的第一n沟道金属氧化物半导体晶体管即第一NMOS晶体管，其中所述第一NMOS晶体管和所述第一PMOS晶体管在其各自的栅极端子处接收公共输入，其中所述反相器中的所述第一PMOS晶体管是厚栅氧化物晶体管即TGO晶体管，并且其中逆向体偏压即RBB被施加于所述第一NMOS晶体管；
利用偏压钳位晶体管将预充电电路与施加到所述PMOS存取晶体管的管体的电源电压隔离。
14. 根据权利要求13所述的方法，其中所述锁存器进一步包括耦合至所述第一反相器的第二反相器，并且其中第二反相器是互补金属氧化物半导体反相器即CMOS反相器，所述CMOS反相器包括串联耦合至PMOS晶体管的n沟道金属氧化物半导体晶体管即NMOS晶体管。”
申请人（下称复审请求人）对上述驳回决定不服，于2018年10月24日向国家知识产权局提出了复审请求，同时修改了权利要求书，其中将原说明书中第[0015]-[0016]段的特征补入权利要求1、10和13中。复审请求人认为：Vccl电压被施加到存取晶体管116和118，同时Vcchg电压被施加到存取晶体管112和114的特征未被对比文件1-5公开，且上述特征不是公知常识，因此权利要求1、10和13具备创造性。复审请求时新修改的权利要求1、10和13如下：
“1. 一种存储器电路，其包括：
存储器存储单元，其包括锁存器，其中所述锁存器包括反相器，并且其中所述反相器包括：
串联耦合至第一p沟道金属氧化物半导体晶体管即第一PMOS晶体管的第一n沟道金属氧化物半导体晶体管即第一NMOS晶体管，其中所述第一PMOS晶体管是厚栅氧化物晶体管即TGO晶体管，其中逆向体偏压即RBB被施加于所述第一NMOS晶体管，其中所述第一NMOS晶体管和所述第一PMOS晶体管在其各自的栅极端子处接收公共输入，并且其中所述存储器电路进一步包括：
耦合至所述存储器存储单元的第一存取晶体管，其中所述第一存取晶体管是PMOS晶体管，其中所述第一存取晶体管的管体耦合至电源电压，并且其中所述第一存取晶体管的源极端子耦合至提供第一电压水平的第一电压源；
耦合至所述存储器存储单元的第二存取晶体管，其中所述第二存取晶体管的源极端子耦合至提供第二电压水平的第二电压源，所述第二电压水平不同于所述第一电压水平；
耦合至所述存储器存储单元的偏压钳位晶体管；以及
耦合至所述偏压钳位晶体管的预充电电路，其中所述偏压钳位晶体管将所述预充电电路与所述电源电压隔离。”
“10. 一种存储器电路，其包括：
锁存器，所述锁存器包括反相器，其中所述反相器包括串联耦合至第一p沟道金属氧化物半导体晶体管即PMOS晶体管的第一n沟道金属氧化物半导体晶体管即第一NMOS晶体管，其中所述反相器中的所述第一PMOS晶体管是厚栅氧化物晶体管即TGO晶体管；
耦合至所述锁存器的第一PMOS存取晶体管，其中电源电压被施加于所述第一PMOS存取晶体管的管体，其中所述第一PMOS存取晶体管是读取存取晶体管，并且其中第一电压水平被提供到所述第一PMOS存取晶体管的源极端子；
耦合至所述锁存器的第二PMOS存取晶体管，其中所述第二PMOS存取晶体管是写入存取晶体管，并且其中第二电压水平被提供到所述第二PMOS存取晶体管的源极端子，所述第二电压水平不同于所述第一电压水平；
耦合至所述锁存器的偏压钳位晶体管；以及
耦合至所述偏压钳位晶体管的预充电电路，其中所述偏压钳位晶体管将所述预充电电路与所述电源电压隔离，其中逆向体偏压即RBB被施加于所述反相器中的所述第一NMOS晶体管，并且其中所述第一NMOS晶体管和所述第一PMOS晶体管在其各自的栅极端子处接收公共输入。”
“13. 一种方法，其包括：
利用p沟道金属氧化物半导体存取晶体管即PMOS存取晶体管提供数据线和存储器存储单元之间的存取，所述存储器存储单元包括锁存器，所述锁存器具有反相器，其中所述反相器包括串联耦合至第一p沟道金属氧化物半导体晶体管即第一PMOS晶体管的第一n沟道金属氧化物半导体晶体管即第一NMOS晶体管，其中所述第一NMOS晶体管和所述第一PMOS晶体管在其各自的栅极端子处接收公共输入，其中所述反相器中的所述第一PMOS晶体管是厚栅氧化物晶体管即TGO晶体管，并且其中逆向体偏压即RBB被施加于所述第一NMOS晶体管；
利用偏压钳位晶体管将预充电电路与施加到所述PMOS存取晶体管的管体的电源电压隔离；
将第一电压水平提供到所述PMOS存取晶体管的源极-漏极端子；以及
将第二电压水平提供到附加PMOS存取晶体管的源极-漏极端子，所述附加PMOS存取晶体管不同于所述PMOS存取晶体管。”
经形式审查合格，国家知识产权局于2018年10月31日依法受理了该复审请求，并将其转送至原审查部门进行前置审查。
原审查部门在前置审查意见书中认为，权利要求13增加了技术特征“将第一电压水平提供到所述 PMOS 存取晶体管的源极-漏极端子；以及将第二电压水平提供到附加 PMOS 存取晶体管的源极-漏极端子，所述附加 PMOS 存取晶体管不同于所述 PMOS 存取晶体管”，然而在原说明书第[0015]-[0016]段只是记载了“存取晶体管112、114、116和118中每个的漏极耦合至地（即，0伏），存取晶体管112和114中每个的源极耦合至1.1伏，存取晶体管116和118中每个的源极耦合至0.85伏”，即1.1V和0.85V分别施加至存取晶体管112和114和存取晶体管116和118的源极端子，而非源极-漏极端子，因此，修改超范围。此外，在驳回决定所引用的对比文件1-5中均公开了SRAM单元的存取晶体管，而且在读写过程中，通过对存取晶体管的各端子施加偏置电压以控制其断开或导通属于SRAM的常规操作，而本申请的权利要求也只是对偏置电压的简单限定，属于本领域的公知常识。因此，权利要求1-14仍不具备创造性，因而坚持原驳回决定。
随后，国家知识产权局成立合议组对本案进行审理。
合议组于2019年06月20日向复审请求人发出复审通知书，指出：权利要求1和10得不到说明书的支持，权利要求13的修改超范围，并且即使复审请求人修改上述超范围之处，权利要求13仍然不能得到说明书的支持。
复审请求人于2019年08月02日提交了意见陈述书，并修改申请文件，其中复审请求人根据说明书第[0016]段的内容修改了权利要求1、13的内容，适应地修改了权利要求10的内容，并删除了权利要求2和3，形成修改后的权利要求1-12。复审请求人认为：修改后的权利要求1、8和11能够得到说明书的支持，并且修改后的权利要求11克服了超范围的问题。
复审请求人在答复复审通知书时提交的权利要求书如下：
“1. 一种存储器电路，其包括：
存储器存储单元，其包括锁存器，其中所述锁存器包括反相器，并且其中所述反相器包括：
串联耦合至第一p沟道金属氧化物半导体晶体管即第一PMOS晶体管的第一n沟道金属氧化物半导体晶体管即第一NMOS晶体管，其中所述第一PMOS晶体管是厚栅氧化物晶体管即TGO晶体管，其中逆向体偏压即RBB被施加于所述第一NMOS晶体管，其中所述第一NMOS晶体管和所述第一PMOS晶体管在其各自的栅极端子处接收公共输入，并且其中所述存储器电路进一步包括：
耦合至所述存储器存储单元的第一存取晶体管，其中所述第一存取晶体管是PMOS晶体管并且是读取存取晶体管，其中所述第一存取晶体管的管体耦合至电源电压，并且其中所述第一存取晶体管的源极端子耦合至提供第一电压水平的第一电压源；以及
耦合至所述存储器存储单元的第二存取晶体管，其中所述第二存取晶体管是PMOS晶体管并且是写入存取晶体管，并且其中所述第二存取晶体管的源极端子耦合至提供第二电压水平的第二电压源，所述第二电压水平不同于所述第一电压水平。
2. 根据权利要求1所述的存储器电路，其中所述写入存取晶体管耦合至数据线，并且其中所述读取存取晶体管耦合至所述数据线。
3. 根据权利要求1所述的存储器电路，其中所述PMOS晶体管具有高阈值电压。
4. 根据权利要求1所述的存储器电路，其中所述反相器包括第一反相器，并且其中所述锁存器进一步包括：
耦合至所述第一反相器的第二反相器，
其中所述第一反相器和所述第二反相器的每一个都是互补金属氧化物半导体反相器即CMOS反相器，并且其中所述第二反相器包括串联耦合至第二PMOS晶体管的第二n沟道金属氧化物半导体晶体管即第二NMOS晶体管。
5. 一种包括权利要求1所述的存储器电路的可编程逻辑器件。
6. 一种包括可编程逻辑器件的数字系统，该可编程逻辑器件包括权利要求1所述的存储器电路。
7. 一种包括权利要求1所述的存储器电路的配置随机存取存储器即配置RAM。
8. 一种存储器电路，其包括：
锁存器，所述锁存器包括反相器，其中所述反相器包括串联耦合至第一p沟道金属氧化物半导体晶体管即第一PMOS晶体管的第一n沟道金属氧化物半导体晶体管即第一NMOS晶体管，其中所述反相器中的所述第一PMOS晶体管是厚栅氧化物晶体管即TGO晶体管；
耦合至所述锁存器的第一PMOS存取晶体管，其中电源电压被施加于所述第一PMOS存取晶体管的管体，其中所述第一PMOS存取晶体管是读取存取晶体管，并且其中第一电压水平被提供到所述第一PMOS存取晶体管的源极端子；
耦合至所述锁存器的第二PMOS存取晶体管，其中所述第二PMOS存取晶体管是写入存取晶体管，并且其中第二电压水平被提供到所述第二PMOS存取晶体管的源极端子，所述第二电压水平不同于所述第一电压水平；
其中逆向体偏压即RBB被施加于所述反相器中的所述第一NMOS晶体管，并且其中所述第一NMOS晶体管和所述第一PMOS晶体管在其各自的栅极端子处接收公共输入。
9. 根据权利要求8所述的存储器电路，其中所述反相器包括第一反相器，并且其中所述锁存器包括：
耦合至所述第一反相器的第二反相器，
其中所述第一反相器和所述第二反相器的每一个是互补金属氧化物半导体反相器即CMOS反相器，并且其中所述第二反相器包括串联耦合至第二PMOS晶体管的第二n沟道金属氧化物半导体晶体管即第二NMOS晶体管。
10. 根据权利要求8所述的存储器电路，其中所述第一PMOS存取晶体管的所述管体耦合至所述电源电压，并且所述第二PMOS存取晶体管的管体耦合 至所述电源电压。
11. 一种方法，其包括：
利用p沟道金属氧化物半导体存取晶体管即PMOS存取晶体管提供数据线和存储器存储单元之间的存取，所述存储器存储单元包括锁存器，所述锁存器具有反相器，其中所述反相器包括串联耦合至第一p沟道金属氧化物半导体晶体管即第一PMOS晶体管的第一n沟道金属氧化物半导体晶体管即第一NMOS晶体管，其中所述第一NMOS晶体管和所述第一PMOS晶体管在其各自的栅极端子处接收公共输入，其中所述反相器中的所述第一PMOS晶体管是厚栅氧化物晶体管即TGO晶体管，并且其中逆向体偏压即RBB被施加于所述第一NMOS晶体管；
将第一电压水平提供到所述PMOS存取晶体管的源极端子；以及
将第二电压水平提供到附加PMOS存取晶体管的源极端子，所述附加PMOS存取晶体管不同于所述PMOS存取晶体管，其中所述PMOS存取晶体管是读取存取晶体管并且所述附加PMOS晶体管是写入存取晶体管。
12. 根据权利要求11所述的方法，其中所述锁存器进一步包括耦合至所述第一反相器的第二反相器，并且其中第二反相器是互补金属氧化物半导体反相器即CMOS反相器，所述CMOS反相器包括串联耦合至PMOS晶体管的n沟道金属氧化物半导体晶体管即NMOS晶体管。”
在上述程序的基础上，合议组经过合议，认为本案事实已经清楚，可以作出审查决定。
二、决定的理由
审查文本的认定
复审请求人在答复复审通知书时提交了修改的权利要求书，经审查，上述修改符合专利法实施细则第61条第1款的规定。因此，本复审决定所依据的文本是：复审请求人于2019年08月02日提交的权利要求第1-12项；申请日2013年01月11日提交的说明书第[0001]-[0029]段，说明书附图图1-3以及说明书摘要。
专利法第26条第4款
专利法第26条第4款规定：权利要求书应当以说明书为依据，清楚、简要地限定要求专利保护的范围。
如果一项权利要求要求保护的技术方案是所属技术领域的技术人员能够从说明书充分公开的内容中得到或概括得出的技术方案，那么该权利要求能够得到说明书的支持。
2-1、权利要求1、8和11能够得到说明书的支持，符合专利法第26条第4款的规定。
权利要求1中限定了“第一存取晶体管是PMOS晶体管并且是读取存取晶体管”，“第二存取晶体管是PMOS晶体管并且是写入存取晶体管”；权利要求8中限定了“第一PMOS存取晶体管是读取存取晶体管”，“第二PMOS存取晶体管是写入存取晶体管”；权利要求11中限定了“所述PMOS存取晶体管是读取存取晶体管并且所述附加PMOS晶体管是写入存取晶体管”，上述内容能够从说明书充分公开的内容中得到或概括得出，能够得到说明书的支持，因此符合专利法第26条第4款的规定。
3、专利法第33条
专利法第33条规定：申请人可以对其专利申请文件进行修改，但是，对发明和实用新型专利申请文件的修改不得超出原说明书和权利要求书记载的范围。
如果申请人对申请文件的修改没有超出原说明书和权利要求书记载的范围，那么允许这样的修改。
3-1、权利要求1和11符合专利法第33条的规定。
修改后的权利要求1中出现了“第一存取晶体管是PMOS晶体管并且是读取存取晶体管”，“第二存取晶体管是PMOS晶体管并且是写入存取晶体管”，修改后的权利要求11中出现了“所述PMOS存取晶体管是读取存取晶体管并且所述附加PMOS晶体管是写入存取晶体管”、“将第一电压水平提供到所述PMOS存取晶体管的源极端子；以及将第二电压水平提供到附加PMOS存取晶体管的源极端子”，上述内容记载在说明书第[0013]、[0016]段以及附图1中，因此上述内容没有超出原说明书和权利要求书记载的范围，符合专利法第33条的规定。
同时对其他权利要求的修改也没有超出原说明书和权利要求书记载的范围，符合专利法第33条的规定。
4、专利法第22条第3款
专利法第22条第3款规定：创造性，是指与现有技术相比，该发明具有突出的实质性特点和显著的进步，该实用新型具有实质性特点和进步。
如果一项权利要求所要求保护的技术方案与作为最接近的现有技术的对比文件相比存在区别技术特征，并且现有技术中没有给出将上述区别技术特征应用到该对比文件以解决其存在的技术问题的启示，同时该区别技术特征不是本领域的公知常识，且该区别技术特征的引入使该权利要求的技术方案整体上相对于现有技术而言产生了有益的技术效果，那么该权利要求所要保护的技术方案相对于现有技术具备创造性。
本复审决定中引用的对比文件与驳回决定引用的对比文件相同，如下：
对比文件1：US 2010/0296333A1，公开日为2010年11月25日；
对比文件2：US 2005/0207210A1，公开日为2005年09月22日；
对比文件3：US 2011/0157964A1，公开日为2011年06月30日；
对比文件4：US 6188628B1，公告日为2001年02月13日；
对比文件5：US 2009/0080236A1，公开日为2009年03月26日。
其中对比文件2作为最接近的现有技术。
4-1、权利要求1-12具备专利法第22条第3款规定的创造性
权利要求1要求保护一种存储器电路，对比文件2公开了（参见说明书第[0014]-[0019]段，附图2）：SRAM存储器单元200包括由两个CMOS反相器构成的锁存器，所述CMOS反相器包括串联耦接的PMOS晶体管L和NMOS晶体管S，其中PMOS晶体管L的栅极端子和NMOS晶体管S的栅极端子连接，作为CMOS反相器和锁存器的输入端子（相当于：存储器存储单元，包括锁存器，所述锁存器包括反相器，反相器包括：串联耦合至第一p沟道金属氧化物半导体晶体管即第一PMOS晶体管的第一n沟道金属氧化物半导体晶体管即第一NMOS晶体管，所述第一NMOS晶体管和所述第一PMOS晶体管在其各自的栅极端子处接收公共输入），耦合至锁存单元的存取晶体管P1、P2，其中所述存取晶体管P1、P2是p沟道金属氧化物半导体即PMOS晶体管（相当于：耦合至存储器存储单元的第一存取晶体管，所述第一存取晶体管是PMOS晶体管并且是读取存取晶体管，其中所述第一存取晶体管的管体耦合至电源电压，并且其中所述第一存取晶体管的源极端子耦合至提供第一电压水平的第一电压源），耦合至所述存储单元的PMOS晶体管208a、208b（相当于：耦合至存储器存储单元的第二存取晶体管）。
权利要求1与对比文件2相比，区别为：（1）第一PMOS晶体管是厚栅氧化物晶体管即TGO晶体管；（2）逆向体偏压即RBB被施加于第一NMOS晶体管；（3）第二存取晶体管是写入存取晶体管，其源极端子耦合至提供第二电压水平的第二电压源，第二电压水平不同于第一电压水平。
基于上述区别，权利要求1实际解决的技术问题是如何减少漏电流以及分别控制各个存取晶体管。
然而，针对区别（1），对比文件5公开了一种SRAM存储单元，并具体公开了如下技术特征（参见说明书第[0068]-[0085]段、附图2A）：SRAM存储单元中的PMOS晶体管LTr1、LTr2，以及NMOS晶体管DTr1、DTr2的栅介电层具有比其它晶体管的栅介电层更厚的厚度（相当于所述第一PMOS晶体管是厚栅氧化物晶体管即TGO晶体管），而且其作用也是用于减少漏电流，也就是说对比文件5给出了将上述技术特征用于该对比文件2以解决其技术问题的启示。
针对区别（2），对比文件3公开了一种SRAM存储器电路，并具体公开了如下技术特征（参见说明书第[0070]段、附图2A-2C）：作为存取晶体管的PMOS晶体管221的背栅耦合至电源电压VDD。虽然所述技术特征在对比文件3中所起的作用也是用于减少漏电流，但是其教导的不是施加逆向体偏压即RBB，同时其将体偏压施加于晶体管221即施加于存取晶体管中以减少漏电流，也并不是将体偏压施加于反相器中在其栅极处接收公共输入的晶体管。因此，对比文件3没有给出将上述区别应用至对比文件2以解决其技术问题的启示。
针对区别（3），对比文件2公开的存取晶体管208a和208b是耦接到BLC和BLT上，也就是说耦合至208a和208b的电压源与耦合至存取晶体管P1和P2的电压源的电压水平是相同的，上述区别不是本领域的公知常识，本领域技术人员在对比文件2的基础上没有动机将存取晶体管208a和208b的源极端子耦合至另一个电压水平不同的电压源。
同时，对比文件1公开了一种SRAM存储器电路，并具体公开了（参见说明书第[0062]-[0066]段，附图10）：由一对交叉耦合反相器10002组成的锁存单元（相当于存储器存储单元）；耦合至锁存单元的存取晶体管10028、10030（相当于第一存取晶体管），其中所述存取晶体管10028、10030是p沟道金属氧化物半导体即PMOS晶体管。
对比文件4公开了一种SRAM存储器电路，并具体公开了如下技术特征（参见说明书第10栏第25行-第11栏第35行、附图5a-5d）：PMOS晶体管或NMOS晶体管可以采用高阈值电压，而且其作用也是用于减少漏电流。也就是说，对比文件1和4均未公开上述区别技术特征。
本申请通过采用上述区别（2）和（3），能够获得减少漏电流以及分别控制多个晶体管的打开和关闭的技术效果。因此，权利要求1要求保护的技术方案相对于对比文件1-5以及公知常识的结合是非显而易见的，并带来了有益的技术效果，因而具备突出的实质性特点和显著的进步，符合专利法第22条第3款有关创造性的规定。
权利要求2-7是权利要求1的从属权利要求，因此，也具备专利法第22条第3款规定的创造性。
权利要求8要求保护一种存储器电路，对比文件2公开了（参见说明书第[0014]-[0019]段，附图2）：SRAM存储器单元200包括由两个CMOS反相器构成的锁存器，所述CMOS反相器包括串联耦接的PMOS晶体管L和NMOS晶体管S，其中PMOS晶体管L的栅极端子和NMOS晶体管S的栅极端子连接，作为CMOS反相器和锁存器的输入端子（相当于：存储器存储单元，包括锁存器，所述锁存器包括反相器，反相器包括：串联耦合至第一p沟道金属氧化物半导体晶体管即第一PMOS晶体管的第一n沟道金属氧化物半导体晶体管即第一NMOS晶体管，所述第一NMOS晶体管和所述第一PMOS晶体管在其各自的栅极端子处接收公共输入），耦合至锁存单元的存取晶体管P1、P2，其中所述存取晶体管P1、P2是p沟道金属氧化物半导体即PMOS晶体管（相当于：耦合至存储器存储单元的第一存取晶体管，所述第一存取晶体管是PMOS晶体管并且是读取存取晶体管，其中所述第一存取晶体管的管体耦合至电源电压，并且其中所述第一存取晶体管的源极端子耦合至提供第一电压水平的第一电压源），耦合至所述存储单元的PMOS晶体管208a、208b（相当于：耦合至存储器存储单元的第二存取晶体管）。
权利要求8与对比文件2相比，区别为：（1）第一PMOS晶体管是厚栅氧化物晶体管即TGO晶体管；（2）逆向体偏压即RBB被施加于第一NMOS晶体管；（3）第二存取晶体管是写入存取晶体管，其源极端子耦合至提供第二电压水平的第二电压源，第二电压水平不同于第一电压水平。
基于上述区别，权利要求8实际解决的技术问题是如何减少漏电流以及分别控制各个存取晶体管。
然而，针对区别（1），对比文件5公开了一种SRAM存储单元，并具体公开了如下技术特征（参见说明书第[0068]-[0085]段、附图2A）：SRAM存储单元中的PMOS晶体管LTr1、LTr2，以及NMOS晶体管DTr1、DTr2的栅介电层具有比其它晶体管的栅介电层更厚的厚度（相当于所述第一PMOS晶体管是厚栅氧化物晶体管即TGO晶体管），而且其作用也是用于减少漏电流，也就是说对比文件5给出了将上述技术特征用于该对比文件2以解决其技术问题的启示。
针对区别（2），对比文件3公开了一种SRAM存储器电路，并具体公开了如下技术特征（参见说明书第[0070]段、附图2A-2C）：作为存取晶体管的PMOS晶体管221的背栅耦合至电源电压VDD。上述技术特征在对比文件3中所起的作用也是用于减少漏电流，但是其教导的不是施加逆向体偏压即RBB，同时其将体偏压施加于晶体管221即施加于存取晶体管中以减少漏电流，也并不是将体偏压施加于反相器中在其栅极处接收公共输入的晶体管。因此，对比文件3没有给出将上述区别应用至对比文件2以解决其技术问题的启示。
针对区别（3），对比文件2公开的存取晶体管208a和208b是耦接到BLC和BLT上，也就是说耦合至208a和208b的电压源与耦合至存取晶体管P1和P2的电压源的电压水平是相同的，上述区别不是本领域的公知常识，本领域技术人员在对比文件2的基础上没有动机将存取晶体管208a和208b的源极端子耦合至另一个电压水平不同的电压源。
同时，对比文件1公开了一种SRAM存储器电路，并具体公开了（参见说明书第[0062]-[0066]段，附图10）：由一对交叉耦合反相器10002组成的锁存单元（相当于存储器存储单元）；耦合至锁存单元的存取晶体管10028、10030（相当于第一存取晶体管），其中所述存取晶体管10028、10030是p沟道金属氧化物半导体即PMOS晶体管。
对比文件4公开了一种SRAM存储器电路，并具体公开了如下技术特征（参见说明书第10栏第25行-第11栏第35行、附图5a-5d）：PMOS晶体管或NMOS晶体管可以采用高阈值电压，而且其作用也是用于减少漏电流。也就是说，对比文件1和4均未公开上述区别技术特征。
本申请通过采用上述区别（2）和（3），能够获得减少漏电流以及分别控制多个晶体管的打开和关闭的技术效果。因此，权利要求8要求保护的技术方案相对于对比文件1-5以及公知常识的结合是非显而易见的，并带来了有益的技术效果，因而具备突出的实质性特点和显著的进步，符合专利法第22条第3款有关创造性的规定。
权利要求9-10是权利要求8的从属权利要求，因此，也具备专利法第22条第3款规定的创造性。
权利要求11要求保护一种方法，对比文件2公开了（参见说明书第[0014]-[0019]段，附图2）：SRAM存储器单元200包括由两个CMOS反相器构成的锁存器，所述CMOS反相器包括串联耦接的PMOS晶体管L和NMOS晶体管S，其中PMOS晶体管L的栅极端子和NMOS晶体管S的栅极端子连接，作为CMOS反相器和锁存器的输入端子（相当于：存储器存储单元，包括锁存器，所述锁存器包括反相器，反相器包括：串联耦合至第一p沟道金属氧化物半导体晶体管即第一PMOS晶体管的第一n沟道金属氧化物半导体晶体管即第一NMOS晶体管，所述第一NMOS晶体管和所述第一PMOS晶体管在其各自的栅极端子处接收公共输入），耦合至锁存单元的存取晶体管P1、P2，其中所述存取晶体管P1、P2是p沟道金属氧化物半导体即PMOS晶体管（相当于：利用p沟道金属氧化物半导体存取晶体管即PMOS存取晶体管提供数据线和存储器存储单元之间的存取，耦合至存储器存储单元的第一存取晶体管，所述第一存取晶体管是PMOS晶体管并且是读取存取晶体管，其中所述第一存取晶体管的管体耦合至电源电压，并且其中所述第一存取晶体管的源极端子耦合至提供第一电压水平的第一电压源），耦合至所述存储单元的PMOS晶体管208a、208b（相当于：耦合至存储器存储单元的第二存取晶体管）。
权利要求11与对比文件2相比，区别为：（1）第一PMOS晶体管是厚栅氧化物晶体管即TGO晶体管；（2）逆向体偏压即RBB被施加于第一NMOS晶体管；（3）将第二电压水平提供到附加PMOS存取晶体管的源极端子，附加PMOS存取晶体管不同于所述PMOS存取晶体管，附加PMOS晶体管是写入存取晶体管。
基于上述区别，权利要求11实际解决的技术问题是如何减少漏电流以及分别控制各个存取晶体管。
然而，针对区别（1），对比文件5公开了一种SRAM存储单元，并具体公开了如下技术特征（参见说明书第[0068]-[0085]段、附图2A）：SRAM存储单元中的PMOS晶体管LTr1、LTr2，以及NMOS晶体管DTr1、DTr2的栅介电层具有比其它晶体管的栅介电层更厚的厚度（相当于所述第一PMOS晶体管是厚栅氧化物晶体管即TGO晶体管），而且其作用也是用于减少漏电流，也就是说对比文件5给出了将上述技术特征用于该对比文件2以解决其技术问题的启示。
针对区别（2），对比文件3公开了一种SRAM存储器电路，并具体公开了如下技术特征（参见说明书第[0070]段、附图2A-2C）：作为存取晶体管的PMOS晶体管221的背栅耦合至电源电压VDD。上述技术特征在对比文件3中所起的作用也是用于减少漏电流，但是其教导的不是施加逆向体偏压即RBB，同时其将体偏压施加于晶体管221即施加于存取晶体管中以减少漏电流，也并不是将体偏压施加于反相器中在其栅极处接收公共输入的晶体管。因此，对比文件3没有给出将上述区别应用至对比文件2以解决其技术问题的启示。
针对区别（3），对比文件2公开的存取晶体管208a和208b是耦接到BLC和BLT上，也就是说耦合至208a和208b的电压源与耦合至存取晶体管P1和P2的电压源的电压水平是相同的，上述区别不是本领域的公知常识，本领域技术人员在对比文件2的基础上没有动机将存取晶体管208a和208b的源极端子耦合至另一个电压水平不同的电压源。
同时，对比文件1公开了一种SRAM存储器电路，并具体公开了（参见说明书第[0062]-[0066]段，附图10）：由一对交叉耦合反相器10002组成的锁存单元（相当于存储器存储单元）；耦合至锁存单元的存取晶体管10028、10030（相当于第一存取晶体管），其中所述存取晶体管10028、10030是p沟道金属氧化物半导体即PMOS晶体管。
对比文件4公开了一种SRAM存储器电路，并具体公开了如下技术特征（参见说明书第10栏第25行-第11栏第35行、附图5a-5d）：PMOS晶体管或NMOS晶体管可以采用高阈值电压，而且其作用也是用于减少漏电流。也就是说，对比文件1和4均未公开上述区别技术特征。
本申请通过采用上述区别（2）和（3），能够获得减少漏电流以及分别控制多个晶体管的打开和关闭的技术效果。因此，权利要求11要求保护的技术方案相对于对比文件1-5以及公知常识的结合是非显而易见的，并带来了有益的技术效果，因而具备突出的实质性特点和显著的进步，符合专利法第22条第3款有关创造性的规定。
权利要求12是权利要求11的从属权利要求，因此，也具备专利法第22条第3款规定的创造性。
对驳回决定和前置审查相关意见的评述
原审查部门认为：在驳回决定所引用的对比文件1-5中均公开了SRAM单元的存取晶体管，而且在读写过程中，通过对存取晶体管的各端子施加偏置电压以控制其断开或导通属于SRAM的常规操作，而本申请的权利要求也只是对偏置电压的简单限定，属于本领域的公知常识。
对此，合议组认为：在存储器领域，对于晶体管的源极、漏极、栅极的设置的改变是与电路中其他部分关联的，对比文件2公开的存取晶体管208a和208b是耦接到BLC和BLT上，也就是说耦合至208a和208b的电压源与耦合至存取晶体管P1和P2的电压源的电压水平是相同的，上述区别不是本领域的公知常识，本领域技术人员在对比文件2的基础上没有动机将存取晶体管208a和208b的源极端子耦合至另一个电压水平不同的电压源，本领域技术人员也不能简单地将存取晶体管208a和208b的源极端子耦接至另一电压源而不改变整个电路实现的功能，同时，对比文件1、3-5也没有公开上述特征，也就是说，在对比文件2的基础上没有动机将存取晶体管208a和208b的源极端子改进为耦接至另一电压源上，并且本申请通过采用上述区别，能够获得减少漏电流以及分别控制多个晶体管的打开和关闭的技术效果，因此，本申请具备创造性。
至于本申请是否还存在其他缺陷，均留待后续程序继续审查。
三、决定
撤销国家知识产权局于2018年07月09日对本申请作出的驳回决定。由国家知识产权局原审查部门在复审请求人于2019年08月02日提交的权利要求第1-12项，申请日2013年01月11日提交的说明书第[0001]-[0029]段、说明书附图图1-3以及说明书摘要的基础上对本申请继续进行审查。
如对本复审决定不服，根据专利法第41条第2款的规定，复审请求人可以自收到本复审决定之日起三个月内向北京知识产权法院起诉。
郑重声明：本文版权归原作者所有，转载文章仅为传播更多信息之目的，如作者信息标记有误，请第一时间联系我们修改或删除，多谢。
